[®] 公 開 特 許 公 報 (A) 平3-76318

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)4月2日

H 03 M 3/04

6832-5 J

審査請求 未請求 請求項の数 5 (全12質)

❷発明の名称

デイジタル/アナログ変換器またはアナログ/デイジタル変換器に おけるデルタシグマ変調回路

> 頭 平1-211366 ②特

223出 願 平1(1989)8月18日

⑫発 明 者 磯 佳

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所家電研究所内

@発 田田 老 \mathbf{H} 光 惠

耷

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所家電研究所内

@発・明 安 部 田

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所家電研究所内

の出 類 人 四代 理 人 株式会社日立製作所 昭夫 東京都千代田区神田駿河台 4 丁目 6 番地

弁理士 並木 最終頁に続く

如

1. 発明の名称

ディジタル/アナログ変換器またはアナログ/ ディジタル変換器におけるデルタシグマ変調回路 2. 特許請求の範囲

1. 入力信号であるディジタル信号を補間す ると共に、フィルタリングして出力するインタ ポレーションディジタルフィルタ回路と、該デ ィジタルフィルタ回路の出力信号を、その量子 化ノイズのノイズ分布を変化させて出力するデ ルタシグマ変調回路と、該デルタシグマ変調回 路の出力信号をアナログ信号に変換して出力す る局部ディジタル/アナログ変換器と、から成 るディジタル/アナログ変換器において、

前記デルタシグマ変調回路は、縦続接続され た3個以上の積分回路と、前記ディジタルフィ ルタ回路の出力信号から遅延器の出力信号を減 算し、得られた滅算信号を、縦続接続された前 記積分回路のうちの1段目の積分回路に入力す る波算器と、縦続接続された前記積分回路のう

ちの3段目以上の各積分回路の出力信号にそれ ぞれ乗算値を乗算し、得られた乗算信号を出力 する可変乗算器と、少なくとも、該乗算信号と 縦統接続された前記積分回路のうちの2段目の 積分回路の出力信号とを加算し、得られた加算 信号を出力する加算器と、該加算信号を量子化 し、前記デルタシグマ変調回路の出力信号とし て出力する量子化器と、該量子化器の出力信号 を遅延して出力する前記遅延器と、で少なくと も構成され、

前記ディジタルフィルタ回路の入力信号。出 力信号及び前記局部ディジタル/アナログ変換 器の出力信号のうち、いずれかの信号のレベル を検出し、その検出結果を出力するレベル検出 器の出力信号に応じて、前記可変乗算器の乗算 値が変化することを特徴とするディジタルノア ナログ変換器におけるデルタシグマ変調団路。

2 請求項1に記載のデルタシグマ変調回路 において、成る一定時間を計測するタイマー装 置を設けると共に、前記レベル検出器は、前記 ディジタルフィルタ回路の入力信号。出力信号 及び前記局部ディジタル/アナログ変換器の出 力信号のうち、いずれかの信号の、前記タイマ 一装置の計測した或る一定時間内における最大 レベルを検出し、その検出結果を出力すること を特徴とするディジタル/アナログ変換器にお けるデルタシグマ変調回路。

3. 入力信号であるアナログ信号をディジタル信号に変換すると共に、該ディジタル信号を、その量子化ノイズのノイズ分布を変化させて出力するデルタシグマ変調回路と、該デルタシグマ変調回路の出力信号を間引きすると共に、フィルタリングして出力するデシメーションディジタルで振器において、

前記デルタシグマ変調回路は、縦続接続された3個以上の積分回路と、入力された前記アナログ信号から内部ディジタル/アナログ変換器の出力信号を減算し、得られた減算信号を、縦統接続された前記積分回路のうちの1段目の積

4. 請求項3に記載のデルタシグマ変調回路において、或る一定時間を計測するタイマー装置を設けると共に、前記レベル検出器は、前記デルタシグマ変調回路の入力信号及び前記ディジタルフィルタ回路の出力信号のうち、いずれかの信号の、前記タイマー装置の計測した或る一定時間内における最大レベルを検出し、その検出結果を出力することを特徴とするアナロググディジタル変換器におけるデルタシグマ変調回路。

5. 請求項1、2、3または4に記載のデルタシグマ変調回路において、前記可変乗算器の入力信号のレベルをリミット値内に制限する可変リミック回路を設け、該可変リミック回路のリミット値を前記レベル検出器の出力信号に応じて変化させたことを特徴とするデルタシグマ変調回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、ディジタルオーディオ,通信等の用

分回路に入力する被算器と、 縦続接続された前記積分回路のうちの 3 段目以上の各積分回路の出力信号にそれぞれ乗算値を乗算し、得られた乗算信号を出力する可変乗算器と、少ならとも、接乗算信号と縦続接続された前記積分回路のうちの 2 段目の積分回路の出力信号とを加算にある。 接受を置子化し、前記デルタシグマ変調回路の出力信号をして出力する量子化器と、該量子化器の出力信号を遅延して出力する遅延器と、该遅延器の出力信号をアナログ信号に変換して出力する前記内部ディジタル/アナログ変換器と、で少なくとも構成され、

前記デルタングマ変調回路の入力信号及び前記ディジタルフィルタ回路の出力信号のうち、いずれかの信号のレベルを検出し、その検出結果を出力するレベル検出器の出力信号に応じて、前記可変乗算器の乗算値が変化することを特徴とするアナログ/ディジタル変換器におけるデルタングマ変調回路。

途に使用されるオーバサンプリング方式のディジタル/アナログ変換器(以下、 D/A 変換器と言う)、アナログ/ディジタル変換器(以下、 A/D 変換器と言う)におけるデルタングマ変調回路に関するものである。

〔従来の技術〕

一般に、オーバサンプリング方式のD/A変換 器は、インタポレーションディジタルフィルタ回 路とノイズシェーバと局部D/A変換器とで構成 され、また、オーバサンプリング方式のA/D変 機器は、ノイズシェーバとデンメーションディジ タルフィルタ回路とで構成される。

このうち、代表して、オーバサンプリング方式のD/A変換器の動作について簡単に説明すると、まず、インタポレーションディジタフィルタ回路において、入力されたディジタル信号を補間してサンプリング同波数を上げた(すなわち、オーバサンプリングした)後、フィルタリングする。次に、ノイズシェーバにおいて、フィルタリングされたディジタル信号の量子化ノイズのフィズ分布

を変化させる。次に、局部D/A変換器において、 ノイズ分布の変化したディジタル信号をアナログ 信号に変換する。

ここで、ノイズシェーバとしては、種々の回路が用いられるが、その中の一つにデルタングマ変調回路がある。デルタングマ変調回路は、主として、単数または複数の積分回路と量子化器と遅延器とから成るフィードバックループにて構成される。

一般に、ノイズシェーパとしてデルタシグマ変調回路を用いた、D/A変換器。A/D変換器において、そのダイナミックレンジを大きくする方法としては、次の3つの方法が知られている。

一つ目は、オーバサンプリングの次数を高くする (即ち、ナイキスト周波数に対して、サンプリング周波数を高くする) ことであり、二つ目は、デルタングマ変調回路を構成するフィードバックループ内の積分回路の次数を高くする (即ち、積分回路の個数を多くする) ことであり、三つ目は、デルタングマ変調回路を構成する量子化器のビッ

ィードバックループを縦続に接続して、等価的に、 積分回路の次数が3次以上で安定に動作するデル タシグマ変調回路を実現していた。

また、三つ目の、デルタングマ変調回路を構成する量子化器のピット数を多くする方法をとった 既提案例としては、例えば、特開昭 6 2 - 2 6 9 4 2 3 号公報が挙げられる。

(発明が解決しようとする課題)

上記した様に、前者の既提案例においては、等価的に、積分回路の次数を 3 次以上にすることにより、また、後者の既提案例においては、量子化器のヒット数を多くすることにより、 それぞれ、 ダイナミックレンジを高くすることができる。

しかし、これら二つの既提案例においては、デルタングマ変調回路から出力されるディジタル信号の量子化値(即ち、ピット数)が1ピットより多くなってしまうため、例えば、デルタングマ変調回路を用いたD/A変換器の場合、デルタングマ変調回路の後段に接続される局部D/A変換器のピット数も1ピットより多くしなければならな

ト数を多くすることである。

一つ目の、オーバサンプリングの次数を高くする方法をとった場合、それに応じて各回路の動作 速度を上げる必要があるが、しかし、動作速度を 上げると言っても、各回路の回路案子にはそれぞ れ動作速度の限界が存在する。そのため、オーバ サンプリングの次数はそれほど高くすることはで きない。

また、二つ目の、デルタシグマ変調回路を構成するフィードバックループ内の積分回路の次数を高くする方法をとった場合、フィードバックループ内の積分回路の次数が2次まで(即ち、積分回路の個数が2個まで)は安定に動作するが、積分回路の次数が3次以上(即ち、積分回路の個数が3個以上)になると発振してしまうと言う問題があった。

そこで、従来では、この二つ目の方法とった場合の問題点を解決するために、例えば、特別昭63-209334号公報に記載のように、ループ内の積分回路の次数が安定な1次または2次のフ

61.

だが、例えば、16ビット精度のダイナミックレンジを得る場合、局部D/A変換器のビット数(分解能)が仮に3ビットであったとしても、その積分誤差(非線形誤差)としては16ビット精度が要求される。しかし、実際、CMOSプロセスの1チップしSI化を考慮すると、その様な局部D/A変換器を作製することは非常に困難である。

そこで、後者の既提案例においては、局部A/D変換器として、PWM変換器とローパスフィルタにより構成される多値D/A変換器を用いているが、高いクロック周波数を必要としたり、或いは、"HI", "LO"の出力インピーダンスの差とローパスフィルタの定数により高次高調液を発生し易いなどの問題があった。

そこで、本発明の目的は、上記した従来技術の 問題点を解決し、積分回路の次数が3次以上であって、出力されるディジタル信号の量子化値(即 ち、ビット数)が1ビットより多くなることなく、 安定に動作することができるデルタシグマ変調回 路を提供することにある。

(課題を解決するための手段)

上記した目的を達成するために、本発明では、 オーバサンプリング方式のD/A変換器に用いる 場合、デルタシグマ変調回路を、縦続接続された 3個以上の積分回路と、前記デルタシグマ変調回 路の入力信号から遅延器の出力信号を減算し、得 られた滅算信号を、縦続接続された前記積分回路 のうちの1段目の積分回路に入力する減算器と、 縦続接続された前記積分回路のうちの3段目以上 の各積分回路の出力信号にそれぞれ乗算値を乗算 し、得られた乗算信号を出力する可変乗算器と、 少なくとも、該乗算信号と縦続接続された前記積 分回路のうちの2段目の積分回路の出力信号とを 加算し、得られた加算信号を出力する加算器と、 核加算信号を量子化し、前記デルタシグマ変調回 路の出力信号として出力する量子化器と、該量子 化器の出力信号を遅延して出力する前記遅延器と、 で少なくとも構成すると共に、インタポレーショ

比較的大きいレベルであると検出した時には、発 級し易いので、前記可変乗算器の乗算値を小さく なるよう変化させる。この結果、前記デルタシグ マ変調回路は、積分回路の次数が2次の場合の特 性に近づき、発振しないようになり、動作が安定 になる。

また、反対に、前記レベル検出器が前記信号のレベルが比較的小さいレベルであると検出した時には、発振し難いので、前記可変乗算器の乗算値を大きくなるよう変化させる。この結果、前記デルタシグマ変調回路は、積分回路の次数が3次以上の場合の特性に近づき、ダイナミックレンジが大きくなる。

従って、本発明によれば、安定に動作させながらダイナミックレンジを大きくすることができる。また、量子化器のピット数は1ピットで済むため、デルタシグマ変調回路から出力されるディジタル信号の量子化値(即ち、ピット数)も1ピットとなり、オーバサンプリング方式のD/A変換器の場合、デルタシグマ変調回路の後段に接続さ

ンディジタルフィルタ回路の入力信号。出力信号 または局部D/A変換器の出力信号のうち、いず れかの信号のレベルを検出し、その検出結果を出 力するレベル検出器の出力信号に応じて、前記可 変乗算器の乗算値を変化させるようにした。

また、オーバサンプリング方式のA/D変換器に用いる場合は、前記デルタシグマ変調団路に発いて、前記遅延器から前記減算器に至る信号経路中に、該遅延器の出力信号をアナログ信号に変換する内部ディジタル/アナログ変換器を設けると共に、前記レベル検出器は、デルタシグマ変調団路の入力信号またはデシメーションディジタルフィルタ回路の出力信号のうち、いずれかの信号のレベルを検出するようにした。

(作用)

本発明では、積分回路の次数が3次以上の場合は、信号のレベルが大きいほど、発振し易くなり、 動作が不安定になるという点に着目したものである。

即ち、前配レベル検出器が前配信号のレベルが

れる局部D/A変換器のピット数もIピットで良い。従って、例えば、16ピット精度が要求されても、CMOSプロセスの1チップLSI化は十分可能となる。また、オーバサンプリング方式のA/D変換器の場合は、前記量子化器の出力信号を前記遅延器を介して入力する前記内部D/A変換器の、ピット数が1ピットで良くなる。

(実施例)

以下、本発明の実施例を図面により説明する。 第1図は本発明の第1の実施例としてのデルタ シグマ変調回路を用いたオーバサンブリング方式 のD/A変換器を示すブロック図である。

第1図において、1は入力嫡子、2はインタボレーションディジタルフィルタ回路、3はデルタシグマ変調回路、4は局部D/A変換器、5は出力嫡子、6はレベル検出器である。なお、デルタシグマ変調回路3は、減算器7と、積分回路8、9、10と、可変乗算器11と、加算器12と、量子化器13と、遅延器14と、により構成されている。また、Qは量子化器13の量子化ノイズ

である.

では、第1図に示すD/A変換器の動作を概略 的に説明する。

まず、入力端子1より入力されたディジタルは 号を、インタボレーションディジタルの 路2において、補間してサンプリング がした げた(すなわち、オーバサンプリング した 変 で、デルタリングする。次に、デルタシグママジタングでは、 ないて、フィルタリングされただ化、回 路3において、フィルタリングを化された。 は号の量子化ノイズのノイズ分布を変化ノイズの がに、 の変化したディジタル 信号は出力端子5より 出力される。

なお、デルタングマ変調回路3内の各回路の動作及びレベル検出器6の動作については、後述する

次に、第2図は本発明の第2の実施例としての デルタシグマ変調回路を用いたオーバサンプリン グ方式のA/D変換器を示すプロック図である。

なお、デルタシグマ変調回路3 内の各回路の 動作及びレベル検出器6の動作については、後述 する。

さて、第1図及び第2図のデルタングマ変調回路3、3 内の各回路の動作及びレベル検出器6の動作についての説明を行う前に、基本的なデルタングマ変調回路について簡単に説明する。

第3回は積分回路の次数が2次の基本的なデル タングマ変調回路を示すブロック図、第4回は積 分回路の次数が3次の基本的なデルタングマ変調 回路を示すブロック図、である。

これら図において、第1図と同一のものについては同一の符号を付した。その他、31.32は 滅算器である。

第3 図に示す積分回路の次数が2次のデルタシグマ変調回路において、入力信号をX,出力信号をY,量子化器13の量子化ノイズをQとして、遅延器14の1サンプル遅延を2つとすると、伝達特性は2 関数を用いて

第2図において、第1図と同一のものは同一の 符号を付した。その他、3 はデルタシグマ変調 回路、15は内部D/A変換器、16はデシメー ションディジタルフィルタ回路、である。なお、 デルタシグマ変調回路3 は、第1図のデルタシ グマ変調回路3とほぼ同様の構成であるが、扱う 信号がアナログ信号であるため、量子化器13よ り出力され遅延器14を介したディジタル信号を、 アナログ信号に変換する内部D/A変換器15が 挿入されている。

では、第2図に示すA/D変換器の動作を優略的に説明する。

まず、入力端子1より入力されたアナログ信号を、デルタシグマ変調回路3°において、量子化ノイズのノイズ分布を変化させつつ、ディジタル信号に変換する。次に、デシメーションディジタフィルタ回路16において、変換されたディジタル信号を聞引きし、フィルタリングする。フィルタリングされたディジタル信号は出力端子5より出力される。

一方、第4図に示す積分の次数が3次のデルタシグマ変調回路は、実際には発振するためこのままでは実用化できないが、理論上の伝達特性は

$$Z^{-1} = e^{-1\omega t}$$
 $Z^{-1} = e^{-1\omega t}$ $Z^{-1} = 2 \sin \frac{f}{f t} = x$ (3)

である.

今、オリジナルのサンプリング周波数を「。とすると、通過帯域は「。/2となる。 M 倍のオーバサンプリングを行うと、サンプリング周波数は M・f。で衷わされるので

$$1 - Z^{-1} = 2 \sin \frac{f}{M f_*} \pi$$
(4)

となる。

従って、積分回路の次数が2次のデルタシグマ 変調回路では、量子化雑音Qに(1-2⁻¹)*が、 積分回路の次数が3次のデルタシグマ変調回路では(1-2⁻¹)³が係数としてかかるので、量子化 ノイズのスペクトルを図示すると、第5図に示す ようになる。

第5図から明らかな様に、もとのホワイトノイズに比較して、低域では即圧され、高域では拡大される。この様に、量子化ノイズのノイズ分布を変化させる動作をノイズシェーピングと称している。通過帯域「、/2では十分にノイズが即圧されることがわかる。

次に、(。/2 帯域内のダイナミックレンジ (S/N比と等価である)を算出する。

まず、M倍にオーバサンプリングすることにより量子化ノイズは拡散され、「 』 / 2 の帯域については雑音電力は 1 / Mになる。そこで、量子化器 1 3 のピット数を N 、 積分回路の次数を I とし、「 』 / 2 帯域内のノイズを、低域になるほど少なくなる三角ノイズに近似すると、「 』 / 2 帯域内のダイナミックレンジ D R は、

量子化器 13のビット数が1ビットで、オーバサンプリングの次数が128倍の時、16ビット精度のダイナミックレンジを得るためには、積分回路の次数が3次以上でなければならないことがわかる。

そこで、第1図及び第2図のデルタングマ変調 回路3、3 内の各回路の動作について、第1図 のデルタングマ変調回路3で代表して説明する。

第7図は第1図のデルタングマ変調回路を示す プロック図である。

第7図において、17はデルタシグマ変調回路の入力端子、18は同じく出力端子であり、入力信号・出力信号をそれぞれX、Yとする。8、9、10は1次の積分回路である。11は可変乗算器であり、その乗算値(即ち、乗算利得)をAとし、今、Aは0≤A≤1とする。12は加算器である。13は量子化器であり、そのピット数は1ピットであり、その量子化ノイズをQとする。14は遅延器であり、1サンプル、即ち、1/M・f。の時間だけ信号を遅延させる。7は波算器である。

DR(dB)=20 log(2 ".- 1) + 1.76+10 log M

$$-20 \, \ell \, og \left\{ \begin{array}{c} 2 \, \sin \frac{\int_{-\pi}^{\pi}}{2} \\ M \, \int_{-\pi}^{\pi} \end{array} \right\} \begin{array}{c} 1 \\ +20 \, \ell \, og \sqrt{3} \end{array}$$

となる。

1項目と2項目は量子化ピット数の項であり、 3項目はM倍のオーバサンプリングによるS/N 比の改善項であり、4項目はノイズシェーピング による「。/2の周波数における抑圧項であり、 5項目は三角ノイズ近似による帯域内ノイズの改 普項である。

ここで、機軸にオーバサンプリングの次数Mを、縦軸にダイナミックレンジDR(dB)をとって、(5)式を図示すると、第6図に示すようになる。なお、第6図おいて、量子化器13のビット数Nは1である。

第6図から明らかなように、128倍オーバサンプリングにおいて、積分回路の次数が2次の時には16ビット特度は得られないが、3次の時には得られることがわかる。即ち、言い換えれば、

第7図のデルタシグマ変調回路の入出力信号の 関係は、

となる。(6)式を整理すると、

$$Y = X + Q \frac{(1 - Z^{-1})^2}{1 - Z^{-1}(1 - A)} \cdots \cdots (7)$$

となる。但し、一部

$$Z^{-1} = e^{-j\omega t} = e \times p \left(-j\omega \frac{f}{Mf_s}\right) \simeq 1$$

の近似を行なった。

$$Y = X + Q (1 - Z^{-1})^{2} \dots \dots (R)$$

と積分回路の次数が2次の場合の特性になり、A -1のときは

$$Y = X + Q (1 - Z^{-1})^3 \dots \dots (9)$$

と積分回路の次数が3次の場合の特性になることがわかる。

従って、0 < A < 1 のときは、積分回路の次数が2次と3次の中間の値の特性になることがわかる。

第8図に、(7)式に基づいて入力レベルに対するダイナミックレンジを計算した結果を示す。なお、第8図において、オーバサンプリングの次数Mは128であり、また、Aは1/256、1/16、1/8の3種である。

第8図からわかるよにう、A=1/16.1/ 8の場合は、入力レベルが-2dB.-4dBの 時にそれぞれ発振する。また、入力レベルが-4 0dB近辺ではAが大きくなるほど、ダイナミッ クレンジは大きくなる。

このため、例えば、入力レベルが 0 から -4 d B までは $A=\frac{1}{256}$, -4 d B から -8 d B までは $A=\frac{1}{16}$, -8 d B 以下は $A=\frac{1}{8}$ と すれば、入力レベルが大きい時には積分回路の次

また、第2図においても、可変乗算器11の乗 算値Aを変化させるために、レベル検出器3を設 けているが、このレベル検出器3は、デシメーションディジタルフィルタ回路16の出力信号のレベルを検出して、その検出結果によって、可変乗 算器11の乗算値Aを切り換えている。

第9図は本発明の第3の実施例としてのデルタングマ変調回路を用いたオーバサンプリング方式のD/A変換器を示すブロック図、第10図は本発明の第4の実施例としてのデルタングマ変調回路を用いたオーバサンプリング方式のA/D変換器を示すブロック図である。

これら図において、第1図、第2図と同一のものは同一の符号を付した。その他、19はリミック回路、20、20、はデルタングマ変調回路である。

第9図、第10図のデルタングマ変調回路20、20 においては、積分回路10と可変乗算器11との間にリミッタ回路19を設け、積分回路10の出力信号をリミット値内に制限することによ

数が2次に近づき動作は安定となり、入力レベルが-10dB以下の時にはダイナミックレンジ大きくすることができる。

そこで、このA、即ち、可変乗算器11の乗算値を変化させるために、第1図においては、レベル検出器3を設けている。つまり、このレベル検出器3によって、デルタシグマ変調回路3の人力信号のレベル(即ち、入力レベル)を検出し、その検出結果によって、可変乗算器11の乗算値、を切り換えている。ここで、レベル検出器3は、入力信号のレベルと予め設定した基準レベルとを検出している。

一方、第2図のデルタシグマ変調回路3'においては、前述したように、扱う信号がアナログ信号であるため、内部D/A変換器15によって、遅延器4より出力されたディンタル信号をアナログ信号に変換しているが、その点さえ除けば、第2図のデルタングマ変調回路3'の動作と同様である。

り、発振し難くなり、安定化が図れる。このリミッタ回路19のリミット値をレベル検出器6の検出結果によって切り換えることより、よりきめ細かな制御が行われる。

第11図は本発明の第5の実施例としてのデルクシグマ変調回路を用いたオーバサンプリング方式のD/A変換器を示すブロック図、第12図は本発明の第6の実施例としてのデルタシグマ変調回路を用いたオーバサンプリング方式のA/D変換器を示すブロック図である。

これら図において、第1図、第2図と同一のものは同一の符号を付した。その他、21はタイマー装置、である。

第11図、第12図においては、レベル検出器 6に、或る一定時間を計測するタイマー装置21 が接続されている。

レベル検出器 6 は、第 1 図においては、デルタシグマ変調回路 3 の入力信号の、また、第 2 図においては、デンメーションディジタルフィルタ回路 1 6 の出力信号の、それぞれ、各瞬時における

レベルを逐次検出し、その検出結果によって、可変乗算器 1 1 の乗算値 A を切り換えていたが、第 1 1 図、第 1 2 図においては、タイマー装置 2 1 の計測した或る一定時間内の最大レベルを検出し、その検出結果によって、可変乗算器 1 1 の乗算値 A を切り換えている。従って、可変乗算器 1 1 の乗算値 A を切り換えている。

第13図は本発明の第7の実施例としてのデルタングマ変調回路を用いたオーバサンプリング方式のD/A変換器を示すプロック図である。

第13図において、第1図と同一のものについては同一の符号を付した。

第13図においては、レベル検出器6は、インタポレーションディジタルフィルタ回路2の入力信号のレベルを検出し、その検出結果によって、可変乗算器11の乗算値Aを切り換えている。

この様にしても、第1図と同様の効果が得られる。

第14回は本発明の第8の実施例としてのデル タシグマ変調回路を用いたオーバサンプリング方

(7) 式の近似式と同様になる。従って、第1図、 第9図、第11図、第13図に示したオーバサン プリング方式のD/A変換器におけるデルタング マ変調回路として用いることができる。

また、内部 D / A 変換器 1 5 を備えれば、第 2 図、第 1 0 図、第 1 2 図、第 1 4 図に示したオーバサンプリング方式の A / D 変換器におけるデルタングマ変調回路として用いることもできる。

この様に、積分回路の次数が3次のデルタングマ変調回路の場合、種々の回路に展開することができる。

第18図は本発明の第12の実施例としてのデルタングマ変調回路を示すブロック図である。

第18図において、第1図と同一のものについては同一の符号を付した。その他、25は1次の積分回路である。26、27は可変乗算器であり、可変乗算器26の乗算値をAI、可変乗算器27の乗算値をAIとする。

第18図のデルタシグマ変調回路は、積分回路 の次数が4次のデルタシグマ変調回路である。 式のA/D変換器を示すプロック図である.

第14図において、第2図と同一のものについ ては同一の符号を付した。

第14回においては、レベル検出器6は、アナログ信号であるデルタングマ変調回路3°の入力信号のレベルを検出し、その検出結果によって、可変乗算器11の奨算値Aを切り換えている。

この様にしても、第2図と同様の効果が得られ z

第15図は本発明の第9の実施例としてのデルタシグマ変調回路を示すプロック図、第16図は本発明の第10の実施例としてのデルタシグマ変調回路を示すプロック図、第17図は本発明の第11の実施例としてのデルタシグマ変調回路を示すプロック図である。

これら図において、第7図と同一のものについては同一の符号を付した。その他、22.23は 加算器、24は滅算器、である。

第15図、第16図、第17図のデルタングマ 変調回路は、それぞれ、その入出力信号の関係が

この場合の伝達式は

$$Y = X + Q \cdot \frac{(1 - Z^{-1})^4}{1 + (1 - A_1) Z^{-2} - (2 - A_1 - A_2) Z^{-1}}$$
... ... (10)

となる。

(10) 式において、A₁ = 0, A₂ = 0 のときは 積分回路の次数が 2 次の場合の特性となり、A₁ = 1. A₂ = 0 のときは積分回路の次数が 3 次の 場合の特性となり、A₁ = 1. A₂ = 1 のときは 積分回路の次数が 4 次の場合の特性となる。

従って、レベル検出器6の検出結果によって、 可変乗算器26の乗算値A. 可変乗算器27の 乗算値A. をそれぞれ切り換えることより、前述 した積分回路の次数が3次のデルタングマ変調回 路と同様の効果を得ることができる。

また、積分回路の次数が 4 次のデルタシグマ変調回路の場合も、 3 次のデルタシグマ変調回路の場合と同様に種々の回路に展開できることは言うまでもない。

(発明の効果)

本発明によれば、積分回路の次数が3次以上で

あっても、信号(四ち、D/A変換器の場合は、入力をはルクボレーションだは同部D/A変換器の場合のの出りが、ジタルノAを換器の場合の出り、Aのでは、一ショまたは同部Bの場合がは、一ショまたは同部の場合がは、一ショを換器の場合がは、一ショを換器の場合がは、一ショを換器の場合がは、一ショのはは、一ショのはは、一つののは、では、一つのののは、一つのののは、一つのののは、一つのののでは、一つのののでは、一つののでは、一つのでは、一つのでは、一つのでは、一つのでは、一つのでは、一つのでは、一つのでは、一つのでは、一つのでは、一つのでは、一つのでは、大きのでは、一つのでは、大きのでは、大きのができる。

図、第6図は本発明に係るデルタシグマ変調団路 におけるオーバサンプリングの次数とダイナミッ クレンジとの関係を示す特性図、第7図は第1図 のデルタシグマ変調回路を示すブロック図、第8 図は第7図のデルタシグマ変調回路における入力 レベルとダイナミックレンジとの関係を示す特性 図、第9図は本発明の第3の実施例としてのデル タシグマ変調回路を用いたオーバサンプリング方 式のD/A変換器を示すプロック図、第10凶は 本発明の第4の実施例としてのデルタシグマ変調 回路を用いたオーバサンプリング方式のA/D変 換器を示すプロック図、第11図は本発明の第5 の実施例としてのデルタシグマ変調回路を用いた オーバサンプリング方式のD/A変換器を示すブ ロック図、第12図は本発明の第6の実施例とし てのデルタシグマ変調回路を用いたオーバサンプ リング方式のA/D変換器を示すプロック図、第 13図は本発明の第7の実施例としてのデルタシ グマ変調回路を用いたオーバサンプリング方式の D/A変換器を示すプロック図、第14図は本発

さらにまた、母子化器のピット数は1ビットで済むため、デルタングマ変調回路から出力されるディンタル信号の量子化値(即ち、ピット数)も1ビットとなり、D/A変換器の場合、デルタシグマ変調回路の後段に接続される局部D/A変換器のピット数も1ビットで良い。従って、例えば、16ビット特度が要求されても、CMOSプロセスの1チップLSI化は十分可能となる。

......

4. 図面の簡単な説明


第1図は本発明の第1の実施例としてのデルタングマ変調回路を用いたオーパサンプリング方式のD/A変換器を示すブロック図、第2図は本発明の第2の実施例としてのデルタシグマ変調回路を示すプロック図、第3図は積分回路を示すプロック図、第4図は積分回路を示すプロック図、第4図は積分回路を示すプロック図、第5図は本発明に係るデルタングマ変調回路における同波数と量子化ノイズのレベルとの関係を示す性


明の第8の実施例としてのデルタシグマ変調回路を用いたオーバサンプリング方式のA/D変調回路を示すプロック図、第15図は本発明の第9の中ので、第16図は本発明の第10の実施例としてのデルタングマ変調回路を示すプロック図、第18図は本発明の第11の実施例にしてのデルタシグマ変調回路を示すプロック図、第18図は本発明の第12の実施例としてのデルタシグマ変調回路を示すプロック図、である。


符号の説明


2 … インタボレーションディジタルフィルタ回路、3 … デルタシグマ変調回路、4 … 局部 D / A 変換器、6 … レベル検出器、7 … 滅算器、8,9,10 … 積分回路、11 … 可変乗算器、12 … 加算器、13 … 量子化器、14 … 遅延器、15 … 内部 D / A 変換器、16 … デシメーションディジタルフィルタ回路。


代理人 弁理士 並 木 昭 夫



























£ 18 2



第1頁	頁の#	売き					
伪药	明	香)íť.	#	孝	雄	神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所家電研究所内
(1) AC	明	書	家	1 ‡1	正	膨	東京都小平市上水本町 5 丁目20 拇 1 号 株式会社日立製作 所武蔵 1 場内
の発	明	态	様	頒 件	健	=	群馬縣高崎市西横手町111番地。株式会社自立製作所高崎 工場内
创作	H /5	翟	#	<u>i71</u>		雄	群馬県高崎市西横手町111番地 株式会社日立製作所高崎 工場内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
□ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
(

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.